欢迎来到亿配芯城! | 免费注册
你的位置:MICRON(美光科技)半导体IC芯片采购平台 > 芯片资讯 > 台积电的1纳米技术挑战与成本压力的博弈
台积电的1纳米技术挑战与成本压力的博弈
发布日期:2024-01-23 07:49     点击次数:171

据悉,台积电1nm制程将落脚嘉义科学园区,台积电已向相关管理局提出100公顷用地需求,其中40公顷将先设立先进封装厂,后续的60公顷将作为1nm建厂用地。业界估,台积电1nm总投资额将逾万亿新台币。台积电回应表示,选择设厂地点有诸多考量因素,不排除任何可能性。

1纳米尺寸的芯片制造面临着物理极限的挑战,可能导致晶体管的性能下降甚至失效。作为半导体行业的重要参与者之一,台积电已经宣布开始研发1纳米工艺。然而,这项工作不仅充满了技术挑战,还伴随着巨大的成本压力。

从技术的角度来看,制造1纳米芯片需要克服许多困难。量子隧穿现象是其中之一,因为当尺寸缩小到1纳米时,电子会发生量子隧穿现象,这会导致晶体管的性能受到限制。此外,MICRON(美光科技)半导体IC芯片采购平台 纳米级别的制造过程也会面临更多的工艺控制和材料选择挑战。由于这些技术难题,制造商们需要投入大量的研发资源和资金来克服这些问题。

然而,成本是制造1纳米芯片面临的另一个巨大挑战。在目前的工艺水平下,制造1纳米芯片的成本可能会远远超过现有水平。外部观察指出,1纳米工艺的研发和生产需要巨额投资,而且成本可能会远远超出当前工艺水平。报告还指出,下一代EUV光刻机的预计成本约为4亿美元,比目前的1.5亿美元提高了2.8倍。因此,制造商们需要找到解决高昂成本问题的方法。

尽管面临诸多挑战,实现1纳米工艺的承诺对于未来半导体技术的发展至关重要。然而,要实现这一目标,制造商们不仅需要克服技术难题,还需要寻找降低成本的方法。这使得半导体行业的未来发展充满了挑战和不确定性。台积电去年就开始组建团队研发1.4纳米工艺,预计该工艺将于2026年问世,而1纳米工艺芯片可能要到2028年才能量产。

审核编辑:黄飞